大意了啊!看到原理图我没有想

来源:一博自媒体 时间:2020-12-7 类别:微信自媒体

公众号:高速先生
B站:一博科技(短视频分享技术干货)
作者:黄刚

一个“xue淋淋”的案例告诉大家:正确的原理图不一定就能产生正确的PCB设计。

原理图设计与PCB设计都是研发流程中的必经阶段,我们知道,原理图设计是PCB设计的前端流程,之前的案例也分析过一个错误的原理图必然会导致一个错误的PCB设计,但是一份正确的原理图就一定能得到一个正确的PCB设计吗?
 
这次介绍一个视频传输模块的设计案例,通常采用的是SDI的接口,速率倒不像通信行业那么高,一般以6G到12G这个区间的速率为主。该单板是从FMC芯片经过均衡器转换成单端75欧姆走线,然后进入BNC连接器,最后通过cable连接到设备端。客户目标的速率是6.25Gbps,值得提出的是,PCB也是客户公司自己设计的,只是在我们这里进行加工哈。

本来看上去速率不算太高,设计难度应该不会很大,但是板子加工出来,客户进行测试的时候却出现了大问题。下面这张图是客户告诉我们的信息及测试的眼图结果,客户在BNC连接器后进行测试,发现6.25Gbps速率下眼图是闭合的,而实际的功能测试也表明6.25G速率不能工作,只能降频再降频到1.25G那么低速的时候才OK。于是客户就求助我们高速先生,看看能不能找到原因。
问题很清晰,答案却很模糊。包括客户和我们的设计工程师都第一时间认为是均衡器前的这段100欧姆差分线是不是走线有点长损耗有点大导致的呢?
然而高速先生是理智的,从走线长度来看才不到3inch,走线损耗不会是问题,而且焊盘过孔电容这些地方还做了优化,阻抗一致性也不会差。另外从均衡器输入后测试发现还有不错的眼图也能证明损耗不会很大。因此看起来最有可能的一个猜测应该是要被pass掉了。
 
有了之前原理图可能会出问题的经验,高速先生也慢慢关注起原理图的设计来了,于是在听取了客户提供的信息后,我们拿到了客户的原理图来检查下,结果发现原理上应该没太大的问题。均衡器接收后把100欧姆的差分线转换成75欧姆的单端线,原理还是比较清晰的。
但是高速先生依然发现了一些非常规的设计,细看75欧姆单端输出的走线部分,客户还进行了通过磁珠进行下拉的操作,应该是用于抗干扰方面的设计理念。高速先生立马感觉到了一丝丝猫腻,于是把重点放在这个位置上,去对比下原理图设计和实际PCB设计的情况。
果真有了惊人的发现,从原理图的下拉理念到PCB的实现肯定是需要通过走线连接到磁珠再进行下拉的。于是我们就看到了如上图所示的在BNC接口位置通过走线连接到磁珠再进行下拉的操作。高速先生凭借之前累积的经验就立马断定了这个位置就是出问题的地方,在原理图上只是一根理想的连接线,但是到了PCB设计上就立马变成了200多mil的stub,理想和现实存在着看起来影响不大但是实际上影响很大的差距!
 
200多mil的stub绝对会影响6.25Gbps这个速率的信号性能了。高速先生认为问题的答案已经找到了,那么如何让客户相信呢?一般客户是比较谨慎的,除非有很明确的答案,否则客户也不敢贸贸然的进行改板,于是高速先生看看能不能在现有的板子上进行debug验证。高速先生仔细琢磨了PCB文件后,提出了一个有趣的想法。
因为75欧姆走线刚好是走线表层线,于是给这个想法的实施提供了可能性。我们建议的方法也很简单而通俗,就是用刀直接划断BNC接口位置处对于的stub走线,就像上图标注的那个位置。至于刀嘛,随便像这种刀都是可以的啦!
客户按照高速先生的建议进行这个操作后,得到了惊喜的效果!系统能成功运行到6.25Gbps这个速率了。
这个案例的分享就到这里了哈,明枪易躲暗箭难防,有时候PCB设计上的stub非常的隐蔽,稍有点大意的话,就会陷入到stub中而不自知。原理图上的描述真正到了PCB设计还是有很多可能性,到了高速时代后,任何一段原理图上理想的走线在PCB上都变成了不理想的走线,带来各种意想不到的高速问题。因此PCB工程师也需要不断积累经验以及理论知识,才能在高速时代立于不败之地哈!


上一篇:仅仅只是背板的问题吗下一篇:年轻人不讲武德,过孔阻抗设计不考虑生产能力

文章标签

案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


线路板生产

热门文章

典型案例