“背板问题”分解来了,且看我们如何捉妖

来源:一博自媒体 时间:2020-12-21 类别:微信自媒体

公众号:高速先生
B站:一博科技(短视频分享技术干货)
作者:周伟

通过上文的查板,我们虽然可以定性到一些问题,但可能还是没法彻底打消一些人的疑虑,同样是插业务板和交换板,为什么其他的槽没有问题?难道不是背板的问题吗?这真是一个拷问灵魂的问题。
 
我们当然是有办法来解决这个问题的,那就是仿真和测试。我们的老铁也一直有上面的疑问,他们手上有大量的交换和业务板,且在之前的老系统里面运行没什么故障,所以就只打算修改背板来解决这个信号质量不好的问题,于是他们只给我们寄了安装上业务卡插槽的连接器的背板过来让我们进行测试。有总比没有好,只要能测到其中一块板子,我们照样有办法可以定位到问题,下图就是背板过孔的阻抗测试和仿真结果。

 
左边是测试结果,我们直接从7槽的过孔处进行的测试,分别测试了7槽到后面业务板槽位的线路阻抗,从仿真和测试结果可以看出过孔的阻抗确实偏低,在70~75ohm左右,另外测试结果的末端最低点阻抗范围在80~90ohm,这是由于这个位置的业务板插槽上有连接器及末端开路,拉高了过孔的阻抗,但阻抗仍然偏低较多。

虽然没有交换板和业务板可以进行实测,但从背板的仿真和测试对比来看,仿真和测试结果是完全吻合的,那么我们就可以基于同样的方法来对交换板和业务板上的过孔进行建模,这也是SI领域常用的方法,和我们高速先生做测试板验证是一样的道理。通过对交换板上L3层信号过孔进行建模仿真,得到BGA及连接器处过孔的阻抗如下图所示。
从仿真结果可以看出过孔阻抗和之前的估计很吻合,不超过60ohm,尤其是连接器处过孔才55ohm左右,这个极大的影响了信号质量,从无源协议来看最直接影响的是通道的回损指标,因为业务板和交换板的处理方式、板材和叠层都差不多,所以可以不用重复建模,它们的过孔阻抗也是差不多的。

最后我们根据各部分的模型和走线情况,对这个系统进行系统的通道无源仿真,得到的通道参数如下图所示:
从仿真结果可以看出,通道的回损确实超标了,同时也影响到插损的结果(9槽的系统整个长度不到8inch),这也是为什么眼图不好的原因。

此时,如果我们尽可能的优化背板过孔,同时将背板通道加长到5inch来降低回损的影响,通道无源仿真结果如下图所示:
 
可以看出回损依然超标,并且插损更大了,说明仅仅通过优化背板来解决目前眼图不好的方案是行不通的。

接着我们再来看下不优化背板,仅优化交换板,同时加长交换板上的线路到3inch的情况,仿真结果如下图所示:
可以看出回损得到了改善,同时插损也变小了,此结果可以满足协议的无源要求,这个结果也可以说明为什么其他槽位的眼图没有太大的问题,主要是业务板上其他槽位的信号线路比较长,且没有长stub的影响。所以如果只想改一种板子,优化交换板或业务板其中一块是最优性价比的方案。当然如果想把握更大,或者还想兼容后面更高速率的系统,一次性把问题完全解决,最好就是把交换板、业务板和背板(非必要)全部进行优化(不差钱方案)。整个系统优化后的仿真结构如下图所示:
看到这里,我们的问题也差不多基本解决了,但还有个疑问,为什么交换板和业务板在之前的系统里面没发现什么大问题呢?带着这个疑问,我们又和老铁交流了一下,事情终于水落石出了,之前之所以没有出问题,主要是信号速率还没有到10Gbps,stub的影响还没有那么明显,速率高了stub的影响当然就显露出来了,所以说高速信号需要关注更多的细节,就如东哥的至理名言:“细节决定成败、价格决定友爱”



上一篇:这诡异的一刀,让PCB挂的莫名奇妙下一篇:仅仅只是背板的问题吗

文章标签

案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


线路板生产

热门文章

典型案例